Tipe data pada VHDL

VHDL merupakan sebuah bahasa pemrograman yang digunakan untuk mendeskripsikan hardware. VHDL merupakan singkatan dari VHSIC (Very High Speed Integrated Circuit) Hardware Description Language. Versi pertamanya adalah VHDL 87 yang kemudian diperbarui lagi dan disebut VHDL 93. VHDL merupakan bahasa pendeskripsian hardware pertama yang distandardisasi oleh Institute of Electrical and electronics Engeneers, melaui standard IEEE 1076. Kemudian sebuah standard tambahan, IEEE 1164 untuk mengenalkan nilai system logic
Manfaat utama dari VHDL ketika digunakan untuk mendesain sebuah sistem adalah kemampuannya untuk memodelkan sistem tersebut serta mensimulasikannya sebelum synthesis tools mentranslasikannya ke hardware.

Tipe Data Standar

Kode VHDL mengandung sederetan tipe-tipe data yang telah ditentukan melalui aturan standar IEEE 1076 dan IEEE 1164. Untuk lebih jelas, beberapa tipe data telah tercantum ke dalam masing-masing jenis library/packages yaitu :

  • Package standard of library std. Tipe data yang masuk jenis ini adalah tipe bitboolean,integer, dan real.
  • Package std_logic_1164 of library ieee. Tipe data yang masuk jenis ini adalah std_logic danstd_ulogic.
  • Package std_logic_arith of library ieee. Tipe data yang masuk ke dalam library ini adalah signed,unsigned serta beberapa konversi fungsi, seperti conv_integer(p), conv_unsigned(p, b),conv_signed(p, b), and conv_std_logic_vector(p, b).

Perhatikan, berikut beberapa aturan tipe data std dalam VHDL:

  • Tipe data Boolean : True, False
  • Tipe data Integer : berisi 32 bit integer (mulai dari -2.147.483.647 s/d +2.147.483.647)
  • Tipe data natural : adalah bilangan non negatif dari integer (mulai dari 0 s.d +2,147,483,647)

Tipe Data Pengguna

Selain tipe data yang telah ditentukan secara baku oleh aturan IEEE, ternyata VHDL juga memperbolehkan pengguna (user) untuk menentukan tipe data yang diinginkan. Ada 2 kategori untuk tipe data yang bisa ditentukan sendiri oleh user yaitu:

1. Tipe Integer

  • Tipe integer yang memiliki jangkauan -2.147.483.647 s/d +2.147.483.647 (mirip dengan tipe data standar)
  • Tipe natural yang memiliki jangkauan 0 s/d +2.147.483.647 (mirip dengan tipe data standar)
  • Tipe my_integer yang memiliki jangkauan -32 s/d 32 (tipe data yang ditentukan sendiri oleh user)
  • Tipe nilai_murid yang memiliki jankauan 0 s/d 100 (tipe data yang ditentukan sendiri oleh user)

2. Tipe enumerated

  • Tipe bit yaitu ‘0’ dan ‘1’
  • Tipe my_logic yaitu ‘0’, ‘1’, dan ‘Z’ (ditentukan sendiri oleh user)
  • Tipe keadaan yaitu idle, stop, backward, forward (ditentukan sendiri oleh user)
  • Tipe warna misalnya merah, hijau, putih (ditentukan sendiri oleh user)

Referensi : – Circuit Design with VHDL by Volnei A. Pedroni, published by MIT Press.

http://ndoware.com/kategori/fpga

  1. No trackbacks yet.

Leave a Reply

Fill in your details below or click an icon to log in:

WordPress.com Logo

You are commenting using your WordPress.com account. Log Out / Change )

Twitter picture

You are commenting using your Twitter account. Log Out / Change )

Facebook photo

You are commenting using your Facebook account. Log Out / Change )

Google+ photo

You are commenting using your Google+ account. Log Out / Change )

Connecting to %s

%d bloggers like this: